addus

realizing  exu stream  exu block  compute phase   operation   in the unsigned integer value domain   using saturating overflow behavior   that produces condition codes

aliases: addusv
native on: all

Saturating unsigned integer addition. When a result value overflows for the width, it flats out at the biggest value.

---

addus(u x, u y) → u r0

operands: like Identity [xx:x]

Core	In Slots	Latencies
Tin	E0	2
Copper	E0 E1	2
Silver	E0 E1 E2 E3	2
Gold	E0 E1 E2 E3 E4 E5 E6 E7	2
Decimal8	E0 E1 E2 E3	2
Decimal16	E0 E1 E2 E3	2

---

addus(u x, imm y) → u r0

operands: like Identity [xx:x]

Core	In Slots	Latencies
Tin	E0	2
Copper	E0 E1	2
Silver	E0 E1 E2 E3	2
Gold	E0 E1 E2 E3 E4 E5 E6 E7	2
Decimal8	E0 E1 E2 E3	2
Decimal16	E0 E1 E2 E3	2