Difference between revisions of "Instruction Set/addp"

From Mill Computing Wiki
Jump to: navigation, search
Line 16:Line 16:
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
|-
 
|-
−
| [[Cores/Tin/Encoding#192|Tin]] || E0 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Tin/Encoding#addp|Tin]] || E0 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Copper/Encoding#192|Copper]] || E0 E1 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Copper/Encoding#addp|Copper]] || E0 E1 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Silver/Encoding#192|Silver]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Silver/Encoding#addp|Silver]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Gold/Encoding#192|Gold]] || E0 E1 E2 E3 E4 E5 E6 E7 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Gold/Encoding#addp|Gold]] || E0 E1 E2 E3 E4 E5 E6 E7 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Decimal8/Encoding#192|Decimal8]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Decimal8/Encoding#addp|Decimal8]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Decimal16/Encoding#192|Decimal16]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Decimal16/Encoding#addp|Decimal16]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|}
 
|}
  
Line 38:Line 38:
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
|-
 
|-
−
| [[Cores/Tin/Encoding#193|Tin]] || E0 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Tin/Encoding#addp|Tin]] || E0 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Copper/Encoding#193|Copper]] || E0 E1 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Copper/Encoding#addp|Copper]] || E0 E1 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Silver/Encoding#193|Silver]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Silver/Encoding#addp|Silver]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Gold/Encoding#193|Gold]] || E0 E1 E2 E3 E4 E5 E6 E7 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Gold/Encoding#addp|Gold]] || E0 E1 E2 E3 E4 E5 E6 E7 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Decimal8/Encoding#193|Decimal8]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Decimal8/Encoding#addp|Decimal8]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|-
 
|-
−
| [[Cores/Decimal16/Encoding#193|Decimal16]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
+
| [[Cores/Decimal16/Encoding#addp|Decimal16]] || E0 E1 E2 E3 || d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2  
 
|}
 
|}
 +
 +
 +
[[Instruction_Set|Instruction Set, alphabetical]], [[Instruction Set by Category]], [http://millcomputing.com/instructions.html?collapse=7#ops Instruction Set, sortable, filterable]

Revision as of 02:37, 16 December 2014

realizing  exu stream  exu block  compute phase   operation   in the pointers value domain  

native on: all

Pointer addition. Protects the upper 4 reserved bits, can be scaled for indexing.

addp(p x, p y, scale s) → p r0

operands: like Addp [px:p]


Core In Slots Latencies
Tin E0 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Copper E0 E1 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Silver E0 E1 E2 E3 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Gold E0 E1 E2 E3 E4 E5 E6 E7 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Decimal8 E0 E1 E2 E3 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Decimal16 E0 E1 E2 E3 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2

addp(p x, imm y, scale s) → p r0

operands: like Addp [px:p]


Core In Slots Latencies
Tin E0 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Copper E0 E1 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Silver E0 E1 E2 E3 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Gold E0 E1 E2 E3 E4 E5 E6 E7 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Decimal8 E0 E1 E2 E3 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2
Decimal16 E0 E1 E2 E3 d,b:d=1 d,h:d=1 d,w:d=1 d,d:d=2 d,q:d=2


Instruction Set, alphabetical, Instruction Set by Category, Instruction Set, sortable, filterable

Retrieved from "http://millcomputing.com/w/index.php?title=Instruction_Set/addp&oldid=1666"