load

From Mill Computing Wiki
Revision as of 01:29, 3 January 2015 by Generator (Talk | contribs)

Jump to: navigation, search
realizing  flow stream  flow block  compute phase   operation   in the logical value domain  

native on: all

load from memory

load(base b, off o, s i, scale s, width w) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(base b, off o, s i, scale s, width w, lit delay) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(base b, off o, s i, scale s, width w, tag tag) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(base b, off o, width w) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(base b, off o, width w, lit delay) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(base b, off o, width w, tag tag) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, off o, s i, scale s, width w) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, off o, s i, scale s, width w, lit delay) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, off o, s i, scale s, width w, tag tag) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, off o, width w) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, off o, width w, lit delay) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, off o, width w, tag tag) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, width w, memAttr m) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, width w, memAttr m, lit delay) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3

load(p b, width w, memAttr m, tag tag) → op r0

operands: like IdentityNoSIMD xx:x


Core In Slots [▸]  Latencies
Tin F0 3
Copper F0 F1 3
Silver F0 F1 F2 F3 3
Gold F0 F1 F2 F3 F4 F5 F6 F7 3
Decimal8 F0 F1 F2 F3 3
Decimal16 F0 F1 F2 F3 3


Instruction Set, alphabetical, Instruction Set by Category, Instruction Set, sortable, filterable

Retrieved from "http://millcomputing.com/w/index.php?title=Instruction_Set/load&oldid=2840"