Difference between revisions of "Instruction Set/lea"

From Mill Computing Wiki
Jump to: navigation, search
(Created page with "{{DISPLAYTITLE:lea}} <div style="font-size:80%;line-height:90%;margin-bottom:2em">realizing  flow stream [[Decode|flow block]...")
 
Line 14:Line 14:
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
|-
 
|-
−
| [[Cores/Tin/Encoding#491|Tin]] || F0 || 2
+
| [[Cores/Tin/Encoding#lea|Tin]] || F0 || 2
 
|-
 
|-
−
| [[Cores/Copper/Encoding#491|Copper]] || F0 F1 || 2
+
| [[Cores/Copper/Encoding#lea|Copper]] || F0 F1 || 2
 
|-
 
|-
−
| [[Cores/Silver/Encoding#491|Silver]] || F0 F1 F2 F3 || 2
+
| [[Cores/Silver/Encoding#lea|Silver]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Gold/Encoding#491|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
+
| [[Cores/Gold/Encoding#lea|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
 
|-
 
|-
−
| [[Cores/Decimal8/Encoding#491|Decimal8]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal8/Encoding#lea|Decimal8]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Decimal16/Encoding#491|Decimal16]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal16/Encoding#lea|Decimal16]] || F0 F1 F2 F3 || 2
 
|}
 
|}
  
Line 37:Line 37:
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
|-
 
|-
−
| [[Cores/Tin/Encoding#492|Tin]] || F0 || 2
+
| [[Cores/Tin/Encoding#lea|Tin]] || F0 || 2
 
|-
 
|-
−
| [[Cores/Copper/Encoding#492|Copper]] || F0 F1 || 2
+
| [[Cores/Copper/Encoding#lea|Copper]] || F0 F1 || 2
 
|-
 
|-
−
| [[Cores/Silver/Encoding#492|Silver]] || F0 F1 F2 F3 || 2
+
| [[Cores/Silver/Encoding#lea|Silver]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Gold/Encoding#492|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
+
| [[Cores/Gold/Encoding#lea|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
 
|-
 
|-
−
| [[Cores/Decimal8/Encoding#492|Decimal8]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal8/Encoding#lea|Decimal8]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Decimal16/Encoding#492|Decimal16]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal16/Encoding#lea|Decimal16]] || F0 F1 F2 F3 || 2
 
|}
 
|}
  
Line 59:Line 59:
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
|-
 
|-
−
| [[Cores/Tin/Encoding#490|Tin]] || F0 || 2
+
| [[Cores/Tin/Encoding#lea|Tin]] || F0 || 2
 
|-
 
|-
−
| [[Cores/Copper/Encoding#490|Copper]] || F0 F1 || 2
+
| [[Cores/Copper/Encoding#lea|Copper]] || F0 F1 || 2
 
|-
 
|-
−
| [[Cores/Silver/Encoding#490|Silver]] || F0 F1 F2 F3 || 2
+
| [[Cores/Silver/Encoding#lea|Silver]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Gold/Encoding#490|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
+
| [[Cores/Gold/Encoding#lea|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
 
|-
 
|-
−
| [[Cores/Decimal8/Encoding#490|Decimal8]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal8/Encoding#lea|Decimal8]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Decimal16/Encoding#490|Decimal16]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal16/Encoding#lea|Decimal16]] || F0 F1 F2 F3 || 2
 
|}
 
|}
  
Line 82:Line 82:
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
|-
 
|-
−
| [[Cores/Tin/Encoding#493|Tin]] || F0 || 2
+
| [[Cores/Tin/Encoding#lea|Tin]] || F0 || 2
 
|-
 
|-
−
| [[Cores/Copper/Encoding#493|Copper]] || F0 F1 || 2
+
| [[Cores/Copper/Encoding#lea|Copper]] || F0 F1 || 2
 
|-
 
|-
−
| [[Cores/Silver/Encoding#493|Silver]] || F0 F1 F2 F3 || 2
+
| [[Cores/Silver/Encoding#lea|Silver]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Gold/Encoding#493|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
+
| [[Cores/Gold/Encoding#lea|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
 
|-
 
|-
−
| [[Cores/Decimal8/Encoding#493|Decimal8]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal8/Encoding#lea|Decimal8]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Decimal16/Encoding#493|Decimal16]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal16/Encoding#lea|Decimal16]] || F0 F1 F2 F3 || 2
 
|}
 
|}
  
Line 104:Line 104:
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
! [[Cores|Core]] || [[Slot|In Slots]]|| [[Latency|Latencies]]
 
|-
 
|-
−
| [[Cores/Tin/Encoding#494|Tin]] || F0 || 2
+
| [[Cores/Tin/Encoding#lea|Tin]] || F0 || 2
 
|-
 
|-
−
| [[Cores/Copper/Encoding#494|Copper]] || F0 F1 || 2
+
| [[Cores/Copper/Encoding#lea|Copper]] || F0 F1 || 2
 
|-
 
|-
−
| [[Cores/Silver/Encoding#494|Silver]] || F0 F1 F2 F3 || 2
+
| [[Cores/Silver/Encoding#lea|Silver]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Gold/Encoding#494|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
+
| [[Cores/Gold/Encoding#lea|Gold]] || F0 F1 F2 F3 F4 F5 F6 F7 || 2
 
|-
 
|-
−
| [[Cores/Decimal8/Encoding#494|Decimal8]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal8/Encoding#lea|Decimal8]] || F0 F1 F2 F3 || 2
 
|-
 
|-
−
| [[Cores/Decimal16/Encoding#494|Decimal16]] || F0 F1 F2 F3 || 2
+
| [[Cores/Decimal16/Encoding#lea|Decimal16]] || F0 F1 F2 F3 || 2
 
|}
 
|}
 +
 +
 +
[[Instruction_Set|Instruction Set, alphabetical]], [[Instruction Set by Category]], [http://millcomputing.com/instructions.html?collapse=7#ops Instruction Set, sortable, filterable]

Revision as of 02:39, 16 December 2014

realizing  flow stream  flow block  compute phase   operation  

native on: all

load effective address

lea(base b, off o)

operands: like Inv :


Core In Slots Latencies
Tin F0 2
Copper F0 F1 2
Silver F0 F1 F2 F3 2
Gold F0 F1 F2 F3 F4 F5 F6 F7 2
Decimal8 F0 F1 F2 F3 2
Decimal16 F0 F1 F2 F3 2

lea(base b, off o, u i, scale s)

operands: like Inv :


Core In Slots Latencies
Tin F0 2
Copper F0 F1 2
Silver F0 F1 F2 F3 2
Gold F0 F1 F2 F3 F4 F5 F6 F7 2
Decimal8 F0 F1 F2 F3 2
Decimal16 F0 F1 F2 F3 2

lea(p b, off o) → op r0

operands: like AllocStack xx:p


Core In Slots Latencies
Tin F0 2
Copper F0 F1 2
Silver F0 F1 F2 F3 2
Gold F0 F1 F2 F3 F4 F5 F6 F7 2
Decimal8 F0 F1 F2 F3 2
Decimal16 F0 F1 F2 F3 2

lea(p b, off o, u i, scale s)

operands: like Inv :


Core In Slots Latencies
Tin F0 2
Copper F0 F1 2
Silver F0 F1 F2 F3 2
Gold F0 F1 F2 F3 F4 F5 F6 F7 2
Decimal8 F0 F1 F2 F3 2
Decimal16 F0 F1 F2 F3 2

lea(lbl l)

operands: like Inv :


Core In Slots Latencies
Tin F0 2
Copper F0 F1 2
Silver F0 F1 F2 F3 2
Gold F0 F1 F2 F3 F4 F5 F6 F7 2
Decimal8 F0 F1 F2 F3 2
Decimal16 F0 F1 F2 F3 2


Instruction Set, alphabetical, Instruction Set by Category, Instruction Set, sortable, filterable

Retrieved from "http://millcomputing.com/w/index.php?title=Instruction_Set/lea&oldid=1968"